Procesorul citeste si executã în continuu codul operatiilor aflate în memoria tampon. Acest flux de date este controlat de asa-numitul super-pipeline. Pentru a-l eficientiza, el a fost împãrtit în trei sectiuni sine-stãtãtoare, care astfel pot lucra independent la o vitezã potrivitã fluxului de date la acel momentul. Cele trei sectiuni contin în total 14 nivele (blocuri constructiv separate, care conlucreazã la prelucrarea secventialã a fluxului de date prin pipeline), su datele traverseazã fiecare nivel într-un singur tact. Primele 8 nivele sunt dispuse în prima sectiune a pipeline- ului, numitã In Order Front-End. Invocã opt cicluri de tact de-alungul cãrora face urmãtoarele operatiuni: pe baza datelor din BTB (Branch Target Buffer) estimeazã adresa operatiei urmãtoare, citeste si decodificã operatia respectivã (instructiunea cod-masinã aflatã în cache este descompusã în cãteva microoperatii), si efectueazã o reasignare a referintelor la registrii invocati de programator la registrii interni disponibili în acel moment (astfel microoperatiile se pot executa în simultan). Sectiunea urmãtoare din pipeline - Out of Order Core - are trei nivele si este rãspunzãtoare pentru executarea instructiunilor. Deoarece prin executarea în paralel a microoperatiilor se pierde ordinea de executie originalã specificatã de programator, pentru a retine aceastã ordine, datele (codul microoperatiilor) sunt scrise în ROB (Re Order Buffer) si într-un singur tact sunt executate toate microoperatiile decodificate anterior. Ultima sectiune - In Order Retirement - are o lungime de 3 nivele si aici sunt colectate si regrupate rezultatele partiale ale microoperatiilor.

Dupã regruparea în ordinea initialã, datele sunt verificate (consistentei si corectitudinea executiei microoperatiilor) si dacã totul este în ordine ele sunt trimise exteriorului. Fiecare etaj din cele trei sectiuni ale super-pipeline- ului prelucreazã datele într- un singur tact, parcurgerea pipeline- ului durând deci maxim 14 tacti. Dacã în urma executiei speculative pipeline- ul a fost încãrcat cu date gresite, el trebuie golit si reîncãrcat cu datele corecte. Aceastã operatie este scumpã din punct de vedere al timpului procesor, de aceea BTB (Branch Terget Buffer) a fost optimizat cu un algoritm mai complicat. Acesta analizeazã continutul a 20..30 de operatiuni în cod masinã si pe baza acestora estimeazã adresa operatiei urmãtoare cu o probabilitate de 90%. Fiecare operatiile în cod masinã este spartã într-un singur tact în 3 microoperatiuni de lungime fixã, a cãror duratã de executie poate fi prevãzutã. Acestea sunt trimise în RAT (Register Alias Table) unde în locul registrilor specificati de programul rulat sunt asignate altele, care sunt disponibile la acel moment. Astfel se pot executa în paralel toate cele 3 microinstructiuni, într- un singur tact ( deci Pentium Pro este de superscalar de nivel 3). Nucleul central are o structurã deosebit de complexã, si pentru a mentine compatibilitatea cu softul dezvoltat pentru procesoarele 486, nucleul central comunicã cu restul calculatorului prin blocuri speciale. El lucreazã foarte rapid, în stil "out of order". Primeste în continuu codul microoperatiilor de executat si le canalizeazã spre Reservation Station si Reorder Buffer. Primul este un registru complex de 20 de celule, din care se citesc si se executã în paralel microoperatiile. Elementele din el sunt încãrcabile direct în registrii si pot fi numere întregi sau în virgulã flotantã, codul unor microoperatii etc. - practic tot ce poate fi prelucrat oarecum separat. Al doilea tampon - asa cum am mai spus - retine ordinea initialã a operatiilor, astfel ca ulterior sã se poatã reconstitui calea corectã de executie, pierdutã în urma executiei în paralel a microopearatiilor. Cum se poate testa buna functionare a acestei arhitecturi complexe, cu peste 5.5 milioane de tranzistoare (Pentium Pro clasic) în procesorul propriu-zis si 15.5 milioane în memoria tampon L2 din acelasi cip? Potrivit datelor de la Intel, înainte de livrare aceste procesoare trec prin câteva milioane de cicluri de testare. Pentru aceste teste sunt alocate resurse imense, inclusiv personal din rândul proiectantilor, si sunt verificate atent toate elementele din procesor tampon L2, cipset, si circuitele aferente.

Proiectarea cipurilor se face printr-o tehnicã specialã, introducând pe-alocuri mici "portite" pentru a ajuta verificarea ulterioarã (softistii procedeazã la fel, când îsi dezvoltã aplicatiile cu tot felul de informatii/mesaje de depanare). Când apare un caz de exceptie sau o situatie neprevãzutã imediat este setatã un anume bit de eroare si astfel se poate localiza defectul si se poate determina cauza lui. Dacã totul este O.K., elementele de testare înglobate în procesor sunt inhibate, dar existã posibilitatea reactivãrii lor ulterioare în scopul unor noi testãri. Procesoarele sunt testate îndelung, foarte sever, în grupuri de câte 2..4 procesoare, împreunã cu elementele de magistralã. Cipurile defecte sunt distruse si materialul prim este reintrodus în ciclul de fabricatie.

Bibliografie: Viktor Veres - ‘Pentium Pro'